Grand Groupe, leader sur ses marchés dans le Cloud et cybersécurité qui fournit des solutions intégrées.
Le groupe est composé de plus de 100 000 collaborateurs, présent à l'international dans plus de 71 pays.

L'entreprise développe des produits HPC à base de systèmes complexes pluri-technologiques. Au sein de l'équipe R&D Hardware vous serez responsable de la conception de plusieurs cartes électroniques numériques complexes

Encadrer et coordonner une équipe (1 à 4 ingénieurs) sur un projet, en garantissant les choix techniques.
Collaborer avec les équipes d’architecture pour définir la partie électronique des futurs serveurs.
Concevoir des cartes électroniques : rédaction de documents de conception, élaboration de schémas sous Cadence HDL.
Développer ou modifier le code Verilog des CPLD assurant le séquencement et la gestion des cartes électroniques.
Assurer l’interface technique avec les fournisseurs externes pour suivre l’évolution de leurs designs et outils de test, et résoudre les problématiques techniques en collaboration.
Travailler en étroite relation avec les équipes internes (gestion de projet, architecture, mécanique, firmware, intégration, validation, production).
Définir et exécuter les plans de test des prototypes.
Analyser et résoudre les problèmes techniques identifiés.
Contribuer aux activités d’industrialisation et de test des cartes en production.
Apporter un support technique à la production et aux équipes en charge des retours clients.
Assurer une veille technologique afin de proposer des axes d’innovation pour les futurs développements.

De Formation supérieur BAC+5 (Ingénieur ou Docteur) avec une spécialisation en électronique, vous bénéficiez d'une première expérience professionnelle de 7 ans minimum au cours de laquelle vous avez acquis la maîtrise en conception et mise au point de cartes électroniques.



Les compétences additionnelles ci-dessous seront appréciées :

Expérience de team leader/manager d’équipe technique

Expérience avec des bus rapide PCIE, DDR et/ou alimentation multi phase

Design de code CPLD/FPGA en Verilog

Expérience en script : Batch linux ou Python