selon profil
L'ENTREPRISE
- PME internationale multi-sites dont le siège est dans la Silicon Valley.
- Développement d'interconnects de SoC dernière technologie utilisés par les plus grands.
- Site à taille humaine à Antibes, intégré dans une PME de 150 personnes environ en France.
LE POSTE / LES MISSIONS
- Vous serez responsable de toute la stratégie de vérification sous-système mais aussi top level SoC.
- Vous travaillerez en étroite collaboration avec les équipes digital design, analog design, software et silicon validation.
- Vous travaillerez dans un environnement UVM, en langage System Verilog
- Vous aurez en charge la modification ou l'écriture des tests et des environnements de tests.
- Vous travaillerez sur des circuits numériques rapides de dernière génération, avec de forts enjeux techniques liés au low power et à l'optimisation de surface/ vitesse.
- Vous développerez votre expertise en travaillant sur des produits à la pointe de la technologie, pour des clients prestigieux.
- Vous bénéficierez de 2 jours de remote par semaine.
PROFIL RECHERCHÉ
- Ingénieur Bac+5.
- Minimum 7/8 ans d'expérience professionnelle, sans limite d'expérience.
Expériences requises :
- Expérience en vérification de SoC.
- Background de design RTL (VHDL/Verilog/ System Verilog) en environnement UVM
- Bon communicant, bon contact humain, curieux et passionné !
- Anglais et Français courant.
