Cette société privée fabless fondée par trois vétérans de l'industrie des semi-conducteurs conçoit et développe ses propres FPGA, principalement à destination des marchés de l'aérospatial et de la défense.

👨‍👩‍👧‍👧 Effectif R&D : 50 personnes.

Dans le cycle de conception basé sur les FPGA, les outils STA sont nécessaires pour analyser les contraintes de temps de la conception afin de garantir un fonctionnement correct dans toutes les conditions d'exploitation requises.

Au sein de l'équipe STA (composée de 3 personnes) et en collaboration avec les équipes SW/HW, vous contribuez au développement en C++ de l'outil Static Timing Analysis et à :

• La définition des algorithmes STA avec les équipes HW/SW ;
• L'élaboration d’outils à l’aide des solutions proposées ;
• L'adaptation de l’outil au portefeuille ;
• La documentation utilisateur ;

⚙️ Environnement technique : C++ 17, Linux, Windows, Git, Algorithms, Data Structures, EDA, FPGA, SoC...

🔎 Compétences attendues :

- Bonnes connaissances en structures de données & algorithmie ;
- 5 ans d'expérience min. développement C++/Linux, Python (scripts/tests), avec Git ;
- Bonne compréhension de la partie électronique/micro-électronique (des notions en FPGA/SoC représentent un +) ;
- Anglais écrit/lu ;